

EDA 技术综述^{*}

刘昌华

(武汉工业学院计算机与信息工程系 武汉 430023)

摘要 EDA 技术已成为现代系统设计和电子产品研制开发的有效工具,成为电子工程师应具备的基本能力,介绍 EDA 技术,可编程逻辑器件和硬件描述语言的基本概念,着重分析 EDA 技术的发展历程、主要内容和数字系统层次化设计方法及应用展望等。

关键词 EDA 技术 可编程逻辑器件 硬件描述语言 层次化设计方法

中图分类号 TP391

1 引言

二十世纪后半期,随着集成电路和计算机的不断发展,电子技术面临着严峻的挑战。由于电子技术发展周期不断缩短,专用集成电路(ASIC)的设计面临着难度不断提高与设计周期不断缩短的矛盾。为了解决这个问题,要求我们必须采用新的设计方法和使用高层次的设计工具。在此情况下,EDA(Electronic Design Automation 即电子设计自动化)技术应运而生。

随着电子技术的发展及缩短电子系统设计周期的要求,EDA 技术得到了迅猛发展。

EDA 技术是以大规模可编程逻辑器件为载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方法设计电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术[1][2]。

EDA 技术伴随着计算机、集成电路、电子系统设计的发展,经历了三个发展阶段,即:20 世纪 70 年代发展起来的 CAD 技术;20 世纪 80 年代开始应用的 CAE 技术;20 世纪 90 年代后期,出现的以硬件描述语言、系统级仿真和综合技术为特征的 EDA 技术,这时的 EDA 工具不仅具有电子系统设

计的能力,而且能提供独立于工艺和厂家的系统级设计能力,具有高级抽象的设计构思手段。

EDA 技术涉及面广,内容丰富,从教学和实用的角度看,主要有以下四个方面内容:(1)大规模可编程逻辑器件;(2)硬件描述语言;(3)软件开发工具;(4)实验开发系统。其中,大规模可编程逻辑器件是利用 EDA 技术进行电子系统设计的载体;硬件描述语言是利用 EDA 技术进行电子系统设计的主要表达手段;软件开发工具是利用 EDA 技术进行电子系统设计的智能化、自动化设计工具;实验开发系统是利用 EDA 技术进行电子系统设计的下载工具及硬件验证工具。

随着现代半导体的精密加工技术发展深亚微米(0.18~0.35 μm)阶段,基于大规模或超大规模集成电路技术的定制或半定制 ASIC(Application Specific IC 即专用集成电路)器件大量涌现并获得广泛的应用,使整个电子技术与产品的面貌发生了深刻的变化,极大地推动了社会信息化的发展进程。而支撑这一发展进程的主要基础之一,就是 EDA 技术[2]。

EDA 技术在硬件方面融合了大集成电路制造技术,IC 版图设计技术、ASIC 测试和封装技术、CPLD/FPGA 技术等;在计算机辅助工程方面融合了计算机辅助设计 CAD、计算机辅助制造 CAM、计算机辅助测试 CAT 技术及多种计算机语言的设计概念;而在现代电子学方面则容纳了更多的内容,如数字系统设计理论、数字信号处理技术、系统建模和优化技术等。

* 收到本文时间:2007 年 2 月 3 日

作者简介:刘昌华,男,副教授。

2 可编程逻辑器件(PLD: Programmable Logic Device)

可编程逻辑器件是近几年才发展起来的一种新型集成电路,是当前数字系统设计的主要硬件基础,是硬件编程语言 HDL 物理实现工具,可编程逻辑器件对数字系统设计自动化起着推波助澜的作用,可以说,没有可编程逻辑器件就没有当前的数字电路自动化,目前,由于这种以可编程逻辑器件为原材料,从“制造自主芯片”开始的 EDA 设计模式已成为当前数字系统设计的主流,若要追赶世界最先进的数字系统设计方法,就要认识并使用可编程逻辑器件。

数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC,几万门以上)以及许多具有特定功能的专用集成电路。但是,随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片,而且希望 ASIC 的设计周期尽可能短,最好是在实验室里就能设计出合适的 ASIC 芯片,并且立即投入实际应用之中,因而出现了现场可编程逻辑器件(FPLD),其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。

可编程逻辑器件正处于高速发展的阶段。新型的 FPGA/CPLD 规模越来越大,成本越来越低。高性价比使可编程逻辑器件在硬件设计领域扮演着日益重要的角色。

低端 CPLD 已经逐步取代了 74 系列等传统的数字元件,高端的 FPGA 也在不断地夺取 ASIC 的市场份额,特别是目前大规模 FPGA 多数支持可编程片上系统(SOPC),与 CPU 或 DSP Core 的有机结合使 FPGA 已经不仅仅是传统的硬件电路设计手段,而逐步升华为系统级实现工具。

下一代可编程逻辑器件硬件上的四大发展趋势可总结如下:最先进的 ASIC 生产工艺将被更广泛的应用于以 FPGA 为代表的可编程逻辑器件;越来越多的高端 FPGA 产品将包含 DSP 或 CPU 等处理器内核,从而 FPGA 将由传统的硬件设计手段逐步过渡为系统级设计平台;FPGA 将包含功能越来越丰富的硬核(Hard IP Core),与传统 ASIC 进一步融合,并通过结构化 ASIC 技术加快占领部分 ASIC 市场;低成本 FPGA 的密度越来越高,价格越来越合理,将成为 FPGA 发展的中坚力量。这 4 个发展

趋势可简称为先进工艺、处理器内核、硬核与结构化 ASIC、低成本器件。

3 硬件描述语言 HDL(Hardware Description Language)^[1]

HDL 是电子系统硬件行为描述、结构描述、数据流描述的语言。目前利用硬件描述语言可以进行数字电子系统的设计。随着研究的深入,利用硬件描述语言进行模拟电子系统设计或混合电子系统设计,也正在探索中。

硬件描述的语言种类很多,有的从 PASCAL 发展而来,也有一些从 C 语言发展而来。有些 HDL 成为 IEEE 标准,但大部分是本企业标准。HDL 发展的技术源头是:在 HDL 形成发展之前,已有了许多程序设计语言,如汇编、C、PASCAL、FORTRAN、PROLOG 等。这些语言运行在不同硬件平台、不同的操作环境中,它们适合于描述过程和算法,不适合硬件描述。CAD 的出现,使人们可以利用计算机进行建筑、服装等行业的辅助设计,而电子辅助设计也同步发展起来。在利用 EDA 工具进行电子设计时,逻辑图、分立电子元件作为整个越来越复杂的电子系统的设计已不适应。任何一种 EDA 工具,都需要一种硬件描述语言来作为 EDA 工具的工作语言。这些众多的 EDA 工具软件开发者,各自推出了自己的 HDL 语言。在我国比较有影响的硬件描述语言有:ABEL-HDL 语言、Verilog HDL 语言、AHDL 语言和 VHDL 语言。

3.1 ABEL-HDL 语言

这是一种早期的硬件描述语言。在可编程逻辑器件的设计中,可方便准确的描述所设计的电路逻辑功能。他支持逻辑电路的多种表达形式,其中包括逻辑方程,真值表和状态图。ABEL 语言和 Verilog 语言同属一种描述级别,但 ABEL 语言的特性受支持的程度远远不如 Verilog。Verilog 是从集成电路设计中发展而来,语言较为成熟,支持的 EDA 工具很多。而 ABEL 语言从早期可编程逻辑器件(PLD)的设计中发展而来。ABEL-HDL 被广泛用于各种可编程逻辑器件的逻辑功能设计,由于其语言描述的独立性,因而适用于各种不同规模的可编程器的设计。如 DOS 版的 ABEL3.0 软件可对包括 GAL 期间进行全方位的逻辑描述和设计,而在诸如 Lattice 的 ispEXPERT,DATAIO 的 Synario, Vantis 的 Design-Direct, Xilinx 的 FOUNDATION 和 WEBPACK 等 EDA 软件中,ABEL-HDL 同样可用于较大规模的 FPGA/CPLD 器件功能设

计。ABEL-HDL 还能对所设计的逻辑系统进行功能仿真。ABEL-HDL 的设计也能通过标准格式设计转换文件,转换成其他设计环境,如 VHDL、Verilog-HDL 等。从长远来看,VHDL 和 VerilogHDL 的运用会比 ABEL-HDL 多的多,ABEL-HDL 只会在较小的范围内继续存在。

3.2 Verilog HDL

Verilog HDL 就是在应用最广泛的 C 语言的基础上发展起来的一种件描述语言,它是由 GDA (Gateway Design Automation) 公司的 Phil Moorby 在 1983 年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。1985 年 Moorby 推出它的第三个商用仿真器 Verilog-XL, 获得了巨大的成功,从而使得 Verilog HDL 迅速得到推广应用。1989 年 CADENCE 公司收购了 GDA 公司,使得 VerilogHDL 成为了该公司的独家专利。1990 年 CADENCE 公司公开发表了 Verilog HDL, 并成立 LVI 组织以促进 Verilog HDL 成为 IEEE 标准,即 IEEE Standard 1364-1995。

Verilog HDL 的最大特点就是易学易用,如果有 C 语言的编程经验,可以在一个较短的时间内很快的学习和掌握,因而可以把 Verilog HDL 内容安排在与 ASIC 设计等相关课程内部进行讲授,由于 HDL 语言本身是专门面向硬件与系统设计的,这样的安排可以使学习者同时获得设计实际电路的经验。与之相比,VHDL 的学习要困难一些。但 Verilog HDL 较自由的语法,也容易造成初学者犯一些错误,这一点要特别注意。

3.3 AHDL

Altera 硬件描述语言 AHDL (Altera Hardware Description Language) 是一种模块化的高级语言,是 ALTERA 公司发明的 HDL,特点是非常易学易用,学过高级语言的人可以在很短的时间(如几周)内掌握 AHDL。

AHDL 语言完全集成于 MAX + plusII/QuartusII 系统之中,特别适于描述复杂的组合逻辑、组(Group)运算、状态机、真值表和参数化逻辑。设计者可以通过 MAX + plusII 或 QuartusII 的软件系统对 AHDL 源程序进行编辑,并通过对源程序的编译建立仿真、时域分析和器件编程的输出文件。

AHDL 的语句和元素种类齐全、功能强大,而且易于使用。设计者可以使用 AHDL 建立完整层次的工程(Project)设计文件,或者在一个层次的设计中混合其他类型的设计文件,如 Verilog HDL 或

VHDL 设计文件。AHDL 文件作为一种文本文件,它既可以用 EDA 提供的文本文件编辑器来建立文本(TDF、AHDL Text DesignFile),也可以用其它文本编辑器建立文本文件,但是,由于 AHDL 与 MAX + plusII/QuartusII 间的特殊关系,建议最好使用前者,设计者可以方便地应用 MAX + plusII/QuartusII 对 AHDL 进行文本编辑、编译、调试等工作,尤其是在消息处理器中对错误自动定位的功能使调试十分方便。它的缺点是移植性不好,通常只用于 ALTERA 公司自己的开发系统。

3.4 VHDL 语言

VHDL 语言(Very High Speed Integrated Circuit Hardware Description Language)即超高速集成电路硬件描述语言,美国国防部在 20 世纪 80 年代后期开发了 VHDL 语言。1981 年 6 月成立的 VHDL 工作小组,提出了一个满足电子设计各种要求的能够作为工业标准的 HDL。1983 年第三季度,由 IBM 公司、TI 公司、Intermetrics 公司签约,组成开发小组,工作任务是提出语言版本和开发软件环境。1986 年 IEEE 标准化组织开始工作,讨论 VHDL 语言标准,历时一年有余,1987 年 12 月通过标准审查,并宣布实施,即 IEEE STD 1076-1987 [LRM87]。1993 年 VHDL 重新修订,形成新的标准即 IEEE STD 1076:1993 [LRM93]。

该语言设计技术齐全、方法灵活、可与制作工艺无关、编程易于共享,所以成为硬件描述语言的主流,成为标准硬件描述语言。将 VHDL 程序写入可编程芯片中,做成 ASIC 芯片,因其开发周期短,更改方便,所以将在很大范围内取代单片控制电路,成为未来数字电路设计的主旋律。由于半导体编程技术的快速进步,VHDL 所能提供的高阶电路描述语言方式,使复杂的电路可以通过 VHDL 编辑器的电路方式,轻易而且快速地达到设计的规格。VHDL 电路描述语言所能涵盖的范围相当广,能适用于各种不同阶层的设计工程师的需求。从 ASIC 的设计到 PCB 系统的设计,VHDL 电路描述语言都能派上用场,所以 VHDL 电路设计毫无疑问地成为硬件设计工程师的必备工具。目前,VHDL 语言也已成为 FPGA/CPLD 编程最常用的工具。

VHDL 作为 EDA 的重要组成部分,提供了借助计算机进行数字系统设计的一种很好的手段。用 VHDL 进行设计有许多优点,VHDL 的硬件描述能力很强,可以用于从门级、电路级直至系统级的描述、仿真、综合和调试。利用 VHDL 丰富的仿真语句和库函数,对大系统的早期设计,可在远离门

级的高层次上进行模拟,以利于设计者确定整个设计结构和功能的可行性。VHDL 强大的行为描述能力和程序结构,使其具有支持对大规模设计进行分解,以及对已有的设计进行再利用的功能。运用 VHDL 设计系统硬件具有相对独立性,设计时没有嵌入与工艺有关的信息,对硬件的描述与具体的工艺技术和硬件结构无关。当门级或门级以上的描述通过仿真检验以后,再用相应的工具将设计映射成不同的工艺,这使硬件实现的目标器件有很宽的选择范围,并且修改电路与修改工艺(或选择器件)相互之间不会产生不良影响。VHDL 标准、规范,语法较为严格,采用 VHDL 的设计便于重复利用交流,VHDL 所具有类属描述语句和子程序调用等功能,使设计者对完成的设计,不必改变源程序,只需改变类属参数或函数,就可改变设计的规模和结构。1995 年我国国家技术监督局制定的《CAD 通用技术规范》推荐将 VHDL 作为我国电子设计自动化硬件描述语言的国家标准。VHDL 已经成为世界上各家 EDA 工具和集成电路厂商普遍认同和共同推广的标准化硬件描述语言。掌握 VHDL,利用 VHDL 设计电子电路,是当前进行技术竞争的一项基本技能和强有力工具。

4 EDA 软件

EDA 软件在 EDA 技术应用中占据极其重要的地位,EDA 的核心是利用计算机实现电路设计的自动化,因此基于计算机环境下的 EDA 工具软件的支持是必不可少的。

EDA 软件品种繁多,目前我国得到应用的有: PSpice、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、Cadence、MicroSim、Edison、Tina 等等。这些软件功能都很强,一般都能应用于几个方面,大部分软件都可以进行电路设计与仿真,PCB 自动布局布线,可输出多种网表文件(Netlist),与其他厂商的软件共享数据等等。按它们的主要功能与应用领域,可分为电子电路设计工具、仿真工具、PCB 设计软件、IC 设计软件、PLD 设计工具及其它 EDA 软件,其中 IC 设计和 PLD 设计代表当今电子技术的发展水平,是该行业中得到广泛应用的软件类型。

目前 IC 设计工具发展迅速,IC 领域本身已发展到 ASIC(Application Specific Integrated Circuits)芯片设计的阶段。著名的 IC 设计软件供应商有: Cadence、Mentor Graphics、Synopsys、Avanti、Agilent、viewlogic。

PLD 是一种由用户根据需要而自行构造逻辑功能的数字集成电路,其设计方法是借助于 EDA 软件,用原理图、布尔表达式、硬件描述语言等方法,生成相应的目标文件,最后用编程器或下载电缆,由目标器件实现。目前世界上具有代表性的 PLD 生产厂家有 Altera 公司、Xilinx 公司和 Lattice 公司。一些小型化、简单的 PLD 设计工具主要由生产器件的厂家提供,而一些功能强大、大型化的 PLD 设计工具是由软件公司和生产器件的厂家合作开发。如 Altera 公司的 Max + plusII 和 Quatus II, Xilinx 公司的 ISE4.1、Actel 公司的 Libero、Lattice 公司的 Synario 和 ispLEVER。由于 Altera 公司实施的高校合作计划,大多数工程研发人员在大学期间最早接触的使用得最多得也就是 Max + plus II 和 Quatus II,同时 Max + plus II 和 Quatus II 的开发工具界面是否友好,操作方便,因此更容易为研发人员接受。

5 基于 EDA 技术的数字系统层次化设计方法

EDA(electronics design automation)技术的出现使数字系统的分析与设计方法发生了根本的变化,采用的基本设计方法主要有三种:直接设计、自顶向下(Top-to-Down)设计、自底向上(Bottom-to-Up)设计。直接设计就是将设计看成一个整体,将其设计成为一个单电路模块,它适合小型简单的设计。而一些功能较复杂的大型数字逻辑系统设计适合自顶向下或自底向上的设计方法。自顶向下的设计方法就是从设计的总体要求入手,自顶向下地将设计划分为不同的功能子模块,每个模块完成特定的功能,这种设计方法首先确定顶层模块的设计,再进行子模块的详细设计,而在子模块的设计中可以调用库中已有的模块或设计过程中保留下来的实例。自底向上的设计方法与自顶向下的设计方法恰恰相反。

在数字系统的 EDA 设计中往往采用层次化的设计方法,分模块、分层次地进行设计描述。描述系统总功能的设计为顶层设计,描述系统中较小单元的设计为底层设计。整个设计过程可理解为从硬件的顶层抽象描述向最底层结构描述的一系列转换过程,直到最后得到可实现的硬件单元描述为止。层次化设计方法比较自由,既可采用自顶向下的设计也可采用自底向上设计,可在任何层次使用原理图输入和硬件描述语言 HDL 设计。

5.1 自底向上的设计方法

Bottom-to-Up 设计方法的中心思想是首先根据对整个系统的测试与分析,由各个功能块连成一个完整的系统,由逻辑单元组成各个独立的功能模块,由基本门构成各个组合与时序逻辑单元。

Bottom-to-Up 设计方法的特点:从底层逻辑库中直接调用逻辑门单元;符合硬件工程师传统的设计习惯;在进行底层设计时缺乏对整个电子系统总体性能的把握;在整个系统完成后,要进行修改较为困难,设计周期较长;随着设计规模与系统复杂度的提高,这种方法的缺点更突出。

传统的数字系统的设计方法一般都是自底向上的,即首先确定构成系统的最低层的电路模块或元件的结构和功能,然后根据主系统的功能要求,将它们组成更大的功能块,使它们的结构和功能满足高层系统的要求,依此类推,直至完成整个目标系统的 EDA 设计。

5.2 自顶向下的设计方法

Top-to-Down 设计方法的中心思想是:系统层是一个包含输入输出的顶层模块,并用系统级、行为描述加以表达,同时完成整个系统的模拟和性能分析;整个系统进一步由各个功能模块组成,每个模块由更细化的行为描述加以表达;由 EDA 综合工具完成到工艺库的映射。

Top-to-Down 设计方法的特点:结合模拟手段,可以从开始就掌握实现目标系统的性能

状况;随着设计层次向下进行,系统的性能参数将进一步得到细化与确认;可以根据需要及时调整相关的参数,从而保证了设计结果的正确性,缩短了设计周期;当规模越大时,这种方法的优越性越明显;须依赖 EDA 设计工具的支持及昂贵的基础投入;逻辑总合及以后的设计过程的实现,均需要精确的工艺库的支持。

现代数字系统的设计方法一般都自顶向下(Top-to-Down)的层次化设计方法,即从整个系统的整体要求出发,自上而下地逐步将系统设计内容细化,即把整个系统分割为若干功能模块,最后完成整个系统的设计。

在电子设计领域,自顶向下的层次化设计方法,只有在 EDA 技术得到快速发展和成熟应用的今天才成为可能,自顶向下的层次化设计方法的有效应用必须基于功能强大的 EDA 工具,具备集系统描述、行为描述和结构描述功能为一体的硬件描述语言 HDL,以及先进的 ASIC 制造工艺和 CPLD/FPGA 开发技术。当今,自顶向下的层次化设计方法已经是 EDA 技术的首选设计方法,是 CPLD/FP-

GA 开发的主要设计手段。

6 结束语

EDA 技术为现代数字系统理论和设计的表达与应用提供了可能性,它已不是某一学科的分支,而是一门综合性学科。EDA 技术打破了计算机软件与硬件间的壁垒,是计算机的软件技术与硬件实现、设计效率和产品性能合二为一,它代表了数字电子设计技术和应用技术的发展方向。

EDA 技术可广泛应用于科研、教学工作及新型电子产品的开发中。EDA 技术是电子设计与计算机相结合的产物,而它的产生又极大地推动了前者的发展。目前正是 EDA 技术的高速发展阶段。在 EDA 技术开发方面,主要集中在美国等西方发达国家,新的 EDA 工具层出不穷。日本、韩国等亚洲国家也十分重视 EDA 技术的开发。我国 EDA 技术,无论开发还是应用都远远落后于发达国家,这也是我国信息技术集成电路产业的整体现状,EDA 技术也是信息产业部软件与集成电路促进中心的“国家信息技术紧缺人才培养工程”重点培训内容,为实现将中国从世界制造大国发展为世界技术强国,广大电子工程人员应加快学习和应用,提高自身的竞争能力,适应 EDA 技术的迅猛发展。

参考文献

- [1] 刘昌华. 数字逻辑 EDA 设计与实践[M]: MAX + plusII 与 QuartusII 双剑合璧. 北京: 出版社, 2006. 8
- [2] 曾繁态, 等著. EDA 工程概论[M]. 北京: 清华大学出版社, 2003. 6
- [3] David R. coelho. The VHDL Handbook. Boston[M]: Vantage Analysis. inc, 1993
- [4] Altera Corporation. Documentation Library March 2003 [Z]. Altera, 2005. 1
- [5] Altera Corporation. Max + plusII Handbook. [EB/OL]. <http://www.altera.com.cn>, 2006. 5
- [6] Altera Corporation. Altera Introduction to Quartus II [EB/OL]. <http://www.altera.com.cn>, 2006. 5
- [7] EDA 电子设计技术(中国)网站[EB/OL]. <http://www.EDAchina.com>, 2005. 10
- [8] EDA 技术论坛[EB/OL]. <http://www.edacn.net>, 2005. 10
- [9] 可编程逻辑器件中文网站[EB/OL]. <http://www.fpga.com.cn>, 2005. 10
- [10] Xilinx 公司的官方网站[EB/OL]. <http://www.xilinx.com>, 2005. 10
- [11] 国家信息技术紧缺人才培养工程——电子工程与集成电路技术培训项目: FPGA 课程[EB/OL]. <http://www.ChinaECNet.com/etraining>, 2006. 9